한양대 백운규 교수·박재근 교수 고성능 나노세리아 슬러리 개발 초고집적 반도체 공정에 적용되는 산화막·질화막의 선택적 연마속도비 제어 산화막 연마율 분당 3백나노미터, 표면결함 없는 고성능 연마특성 갖춰 차세대 메모리 및 비메모리 반도체 CMP(Chemical Mechanical Planarization,이하 CMP)공정에 적용되는 고성능 나노 세리아 슬러리가 우리나라 독자적인 기술에 의해 개발됐다. 과기부 국가지정 미세 적층 세라믹스 성형 연구실인 한양대학교 백운규 교수와 동 대학의 과기부 국가지정 나노 SOI 연구실인 박재근 교수는 공동 연구를 통해 256메가디램급 이상(디자인룰 0.13미크론 이하) 초고집적 반도체의 필수공정인 STI(Shallow Trench Isolation) CMP 공정에 적용되는 산화막과 질화막 연마 속도의 고선택비 특성을 갖는 고성능 나노 세리아 슬러리를 개발하였다. 반도체 소자의 집적도가 높아 갈수록 STI CMP 공정에는 산화막과 질화막 연마 속도에 대한 높은 선택비가 요구되기 때문에, 고선택비의 연마 특성을 가지는 나노 세리아 슬러리의 적용이 필수적으로 요구되어 왔다. 이 같은 상황 속에서 국내 많은 산·학·연에서 STI CMP용 나노 세리아 슬러리 개발을 시도하였으나 아직까지 국내 반도체 소자 업체에서는 STI CMP용 나노 세리아 슬러리를 전량 수입 하고 있는 실정이었다. 나노 세리아 입자의 분산 안정성을 극대화하는 기술과 나노 세리아 합성기술 및 산화막과 질화막간의 선택적 계면 전위를 제어하는 기술을 통해 나노 세리아 슬러리 개발을 성공적으로 마쳤으며, 실험을 주도한 한양대 세라믹공학과의 백운규 교수는 “나노 세리아 슬러리 기술은 시스템 LSI 반도체와 메모리 반도체의 선폭 디자인룰이 140나노미터 이하로 줄어들면서 회로의 다층 배선 구조가 필연적이기 때문에 고성능 나노 세리아 슬러리는 반도체 소자의 집적도를 높이기 위해 반드시 필요하며 고집적 반도체 제조 공정에 지속적으로 적용할 수 있는 공정 기술”이라고 평가하였다. 나노 세리아 슬러리 기술은 반도체 업체의 공정에서 요구되는 특성에 맞게 산화막의 연마 속도를 제어할 수 있으며, 산화막과 질화막의 선택적 연마속도비를 제어 할 수 있고, 연마 후 막질 표면 스크래치도 거의 없을 뿐 아니라 막질 표면 위에 흡착되는 미세 파티클을 제어할 수 있는 획기적인 맞춤형 공정 설계 기술인 것이 특징이다. 특히 고성능 나노 세리아 슬러리는 산화막의 연마율이 분당 300나노미터 이상이 되고, 산화막과 질화막 연마속도의 선택비가 50대 1이상이 되며, 연마후 산화막과 질화막 표면위에 스크래치 등의 표면 결함이 거의 발생하지 않는 고성능 연마 특성을 나타내고 있다. STI 공정용 세리아 슬러리의 국내시장 규모는 2003년 연간 1200억원, 세계 연간 약 5000억원 규모이며 매년 시장 규모가 25%씩 성장하고 있어 귀추가 주목되고 있다. 현재 상용화를 위한 기술이전 실시를 계획중이며 상품화를 통한 저렴한 가격으로 국내 반도체 업체의 원가 경쟁력 확보를 통한 국내 반도체 업체들의 지속적인 세계 시장 주도에 활용이 기대되고 있다. 향후 차세대 반도체 소자의 필수 제조 공정인 구리 배선 공정에 적용되는 구리 배선 연마용 슬러리 개발을 추진하고 있다. 문의)02-2290-0502, 02-2290-0234 吳德根 기자 고성능 나노 세리아 슬러리 기존 세리아 슬러리 CMP후 웨이퍼 표면 잔류 입자 비교