쎄라텍(주)에서는 최근 어레이형 다중칩소자 제조공정에서 조밀한 외부전극부를 효율적으로 구성할 수 있는 신기술에 대해 일본 특허를 획득했다고 밝혔다. 이번에 획득한 특허기술은 외부 회로기판과 연결되는 외부전극을 도금을 통해 형성하기 전에 전극위치들 사이의 절연부에 전기저항이 높은 유리재료를 씌어 도금번짐에 따른 전극간 합선을 효과적으로 막을 수 있는 것이 특징이다. 이 회사에서는 이 기술을 일부 칩제품 양산에 이미 적용하고 있다고 밝혔다.